



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02144908 A

(43) Date of publication of application: 04 . 06 . 90

(51) Int. Cl	H01L 21/02		
(21) Application nu	mber: 63298107	(71) Applicant:	HITACHI LTD
(22) Date of filing:	28 . 11 . 88	(72) Inventor:	KITAHARA TOSHIAKI YANAGI YOSHIKAZU


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:


PURPOSE: To form a device without fail by clarifying the distinction of the surface and rear of a substrate by beveling the surface and rear of a wafer at different angles so as to distinguish them with the naked eye.

CONSTITUTION: There is applied to a single Si crystal ingot a processing to form an O.F. (orientation flat). Herein, there is not performed a conventional C.F. (cartridge flat) processing. Then, a wafer 1 is formed by slicing the ingot. Both surfaces are flattened by lapping. The surface with a saw mark is considered as a rear 3. Upon the lapping, surroundings 4 of the surface and rear sides of the wafer are beveled into different shapes. For example, a beveling angle θ on the face side 2 is made larger than that θ on the rear side 3, whereby the surface and the rear can be distinguished by the naked eye with ease.

COPYRIGHT: (C)1990,JPO&Japio







⑫ 公 開 特 許 公 報 (A) 平2-144908

@Int. Cl. 5

識別記号 庁内整理番号 Α

❸公開 平成2年(1990)6月4日

H 01 L 21/02

7454-5F

審査請求 未請求 請求項の数 1 (全3頁)

50発明の名称 半導体装置の製造方法

> ②特 願 昭63-298107

20出 願 昭63(1988)11月28日

@発 明 者 北原 敏 昭 群馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

個発 明 者 柳 義 和 群馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

勿出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地。

弁理士 小川 勝男 20代 理 人 外1名

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
 - 1. 半導体インゴットよりウエハを形成後、ウエ への表面と裏面とを識別しりる稳度に角部を異 ならせて面取りを行うことを特徴とする半導体 装置の製造方法。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の製造方法、特に、半導体 ウエハの段階でウエハの表面と裏面との歳別を可 能にするウエハ加工技術に餌する。

〔従来の技術〕

従来より、パイポーラICあるいはMOSIC などの半導体装置を製造するプロセスにおいて、 半導体インゴットをスライスする前段階で、Q. F. (オリエンテーション・フラット)あるいはそれ に加えて、C. F. (カートリッジ・フラット)を 形成し、半導体ウェハの状態で半導体無子の形成

されるべきウェハ主面(表面)とその反対側の主 面(裏面)とを識別することは従来から知られて いる。

なお、半導体ウエハは表面及び裏面がラッピン グされ、両主表面の周辺部(角部)が衝取りされ てその後の加工がなされる。ウェハの面取りにつ いては特公昭53-385945公報に記載され ている。

〔 発明が解決しようとする課題 〕

従来から採用されているO. F. 及びC. F. は第 5 図に示すように、半導体ウェハの一方側の周辺 にO. F. を設けるとともに、O. F. と90°の角度 に C. F. を設け、 C. F. が右になるか、左になる かでウエへの装面と裏面とを区別していた。

ところが、ウエハ主面にマスク処理のためにク エハをアライメント台に載せて自動的に O. F. を 検出しようとすると、誤ってC. F. を検出すると とがあり、自動目合せが不確実であり、製品不良 化の原因となった。

本発明は上記した問題点を克服するためになさ

れたものであり、その目的とするところは、ウェ ハ面の処理を完全に確実に自動化できる半導体装 量の製造方法の提供にある。

【課題を解決するための手段】

上記目的を達成するために、本発明の半導体装置の製造方法では、半導体をスライスしたウェハの両主面をラッピングする際に、ウェハの表面と 裏面とを内限で識別しうるように角度を異ならせて面取りを行うものである。

[作用]

上記のように構成された半導体装置の製造方法では、ウェへの表面の見分けが容易であることにより、C.F.を設ける必要なくウェハをアライメント台に載せることができ、アライナーによるC.F. 検出が確実にでき、目合せ精度が向上する。

(実施例)

第1 図乃至第3 図は本発明の一実施例を示すものであって、パイポーラICを製造するための半導体ウェハの平面図(第1 図)とその一部断面正面図(第2 図~第3 図)である。

徳面仕上したウェハは裏面を下にしてアライメント台に載置し、O. F. を新華に位置決めして以 後のマスク処理を含むプロセスに流される。

[発明の効果]

本発明は以上の実施例で説明したように構成されているので、以下に配載のような効果を奏する。

すなわち、半導体条体は O. F. のみで基板の表面裏面の識別ができることにより、表裏をまちがえることなく表面を主面として間違いなく素子形成のための加工ができる。その場合、C. F. が不要となり、アライナの O. F. 位置の検出が容易に確実になり、ホトレジストの目合せ精度が向上し、半導体装置の特性及び歩留りの向上が期待できる。

4. 図面の簡単な脱卵

5.

第1 國乃至第3 図は本発明の一実施例である半 導体ウェハを示し、これらのうち、第1 図はウェ ハの平面図

第2図はラッピング以前の一部断面正面図、

第3図はラッピング以後の一部断面正面図であ

以下、各工程について、第4回の工程プロック 級図を参照し説明する。

(1) Si単結晶インゴットにO.F. (オリエンテーションフラット)を形成する加工を施す。この場合、従来行ってきたC.F. (カートリッジ・フラット)の加工は行わない。

(2) 次に、インゴットをスライングしてウェハ(業板)1を形成する。このウェハは第1図に示すように周辺の一個にO.F.が形成されている。(3) スライス後のウェへの両面は粗面を呈するため、ラッピングにより両面を平坦化する。このラッピングの際にウェハの表面倒及び軽面倒の周辺4に形状の異なる面取りを行う。たとえば第3図に示すように、表面側2の面取り角0、を表面側3の面取り角0。より大きくとることにより、肉酸によって容易に表裏面の判別が可能となる。

(4) 面取りしたウェハの表面側及び裏面領に鏡面研摩加工仕上げを施す。


第4図はインゴットから鏡面仕上げまでの工程 ブロック線図である。


第5図は従来例を示す半導体ウェハの平面図で ある。


代理人 弁理士 小川 勝 男



特開平2-144908(3)







第 4 図

